7나노 공정 대비 로직 면적 25%↓···전력 효율 10%↑
이달 중 7나노 공정 기반 제품 출하·6나노 제품 설계 완료해 연중 양산 목표
멀티 프로젝트 웨이퍼·에코시스템 지원 통해 국내 시스템반도체 생태계 구축 기여
반도체 파운드리 업계 1, 2위 TSMC와 삼성전자간 경쟁이 치열하다. TSMC가 이달 초 5나노 파운드리 설계 인프라를 제공하기 시작했다고 밝혔다. 이어 삼성전자도 5나노 공정 고객사 확대를 노리며 공정 개발이 완료됐다고 밝혔다.
16일 삼성전자는 EUV 기술 기반 ‘5나노 공정’ 개발에 성공했다고 밝혔다. 반도체는 공정이 미세화할 수록 성능과 생산성이 강화된다. 이번에 개발된 '5나노 공정'은 셀 설계 최적화를 통해 기존 7나노 공정 대비 로직 면적을 25% 줄일 수 있으며 20% 향상된 전력 효율 및 10% 향상된 성능을 제공한다. 7나노 공정에 적용된 설계 자산(IP)을 활용 가능해 기존 7나노 공정을 사용하는 고객도 5나노 공정의 설계 비용을 줄일 수 있다는 장점도 갖췄다.
이와 함께 삼성전자는 연내 7나노, 6나노 공정 기반 제품도 양산을 본격화할 계획이다. 7나노 공정 기반 제품은 이달 중 출하되고, 6나노 공정 기반 제품은 연중 양산을 목표로 설계를 완료한다. 특히 6나노 공정 기반 제품의 경우 현재 대형 고객과 생산 협의를 진행하고 있다.
이번 공정 개발에 기반이 된 EUV 기술은 기존 불화아르곤(ArF)보다 파장의 길이가 1/14 미만에 불과한 EUV 광원을 사용해, 반도체 회로를 더 세밀하게 새겨넣을 수 있는 기술이다. 회로를 새기는 작업을 반복하는 멀티 패터닝 공정을 줄여 성능과 수율을 높이는 점도 강점이다.
삼성전자는 초미세 공정 파운드리 생산의 핵심 기술을 확보하면서 국내 시스템 반도체 생태계 조성에 기여할 수 있을 것으로 내다봤다. 파운드리 사업이 반도체 장비, 소재, 디자인, 패키징, 테스트 등 다양한 전후방 사업이 얽혀 함께 성장한다는 점에도 주목했다.
이에 삼성전자는 1장의 웨이퍼에 여러 종류의 반도체 제품을 생산하는 멀티 프로젝트 웨이퍼(MPW) 서비스를 최신 5나노 공정까지 확대 제공할 계획이다. 또 삼성전자 파운드리 지원 프로그램인 'SAFE TM'를 통해 설계 자산(IP) 외에도 공정 설계 키트(PDK), 설계 방법론(DM), 자동화 설계 툴(EDA) 등 5나노 공정 기반 제품 설계를 돕는 디자인 인프라를 제공한다.
삼성전자는 이를 통해 팹리스 고객들이 보다 쉽고 빠르게 제품을 설계할 수 있고 신제품 출시 시기도 앞당길 수 있을 것으로 전망했다.
배영창 삼성전자 파운드리사업부 전략마케팅팀 부사장은 "삼성전자의 EUV 기반 최첨단 공정은 성능과 IP 등에서 다양한 강점을 가지고 있어 5G, AI, 전장 등 신규 응용처를 중심으로 높은 수요가 예상된다"라며 "향후에도 첨단 공정 솔루션으로 미래 시스템 반도체 산업을 이끌어 나갈 것"이라고 밝혔다.
삼성전자는 현재 파운드리 생산시설인 화성캠퍼스 S3 라인에서 EUV 기반 최첨단 공정 제품을 생산 중이다. 현재 건설 중인 화성캠퍼스 EUV 전용 라인은 2020년부터 본격 가동할 계획이다.
TSMC는 이달 초 설계자동화 개발툴 업체들과 협력해 5나노 공정 디자인킷과 설계도구 등을 제공한다고 밝혔다. TSMC 역시 5나노 공정에 EUV를 적용했다.