삼성전자 “패키징 원가절감할 신소재 개발중”

[시사저널e=고명훈 기자] 삼성전자가 2.5D 등 2.xD 첨단 패키징에서 고대역폭메모리(HBM)와 로직칩을 붙이는 핵심 장치인 인터포저 소재를 기존 실리콘(Si)에서 대체해 원가를 절감할 수 있는 기술을 개발 중이라고 밝혔다.

이충선 삼성전자 팀장은 30일 수원컨벤션센터에서 열린 ‘2023 차세대 패키징 장비재료 혁신전략 컨퍼런스’에서 “실리콘(Si) 인터포저를 대체할 수 있는 저원가 양산 기술을 개발하고 있다”며 “실리콘 대신 유기) 소재의 인터포저로 가는 방향으로 개발을 진행 중”이라고 밝혔다.

인터포저는 패드와 금속 배선을 만들어 HBM과 그래픽처리장치(GPU) 등 로직칩을 2.5D 구조로 결합하게 하는 별도의 회로 기판이다. 대만 TSMC가 2010년대 중반 2D의 로직칩과 3D 구조의 HBM을 한 번에 패키징하기 위해 처음 인터포저를 활용하면서 현재 첨단 패키징 산업의 핵심 기술로 자리 잡았다.

패키징 하나에 들어가는 HMB 개수가 늘어날수록 인터포저의 사이즈는 지속해서 커졌다. 삼성전자는 커진 원가 부담 문제를 해결하기 위해 실리콘 인터포저의 소재를 저원가 소재로 바꾸는 방안을 추진 중이다.

삼성전자는 이와 함께 인터포저 자체를 제거하고 실리콘 브릿지로 원가를 낮추는 방안도 추진하고 있다. 작은 실리콘 브릿지를 재배선(RDL) 공정이 완료된 기판에 심어 기판 위의 메인 칩들을 연결하는 방법으로, 인터포저 대비 면적이 좁기 때문에 수율 원가를 낮출 수 있다. 다만, 실리콘 브릿지로도 안정적인 수율을 확보해야 하는 공정 기술이 필요하다.

삼성은 웨이퍼가 아닌 패널 기반으로 패키징하는 방법도 원가를 절감하는 방안이라고 설명했다.

이 팀장은 “웨이퍼가 아니라 패널 레벨에서 본딩(접착)과 몰딩(성형) 등 조립품(Assembly) 설비 기술을 개발하면 기존 웨이퍼에서 하던 것 대비 두 배 이상, 많게는 세 배까지도 확장할 수 있는 효과가 있다”라며 “이를 통해 원가를 동시에 잡고 대면적에서 할 수 있는 인터포저 기술을 확보하는 게 2.xD에서 중요한 방향이라고 할 수 있다”라고 강조했다.

회사는은 패키징 하나에 HBM 개수가 점점 더 늘고 있는 추세에 따라 대면적에서 양산할 수 있는 기술 개발에도 박차를 가하고 있다.

이 팀장은 “패키징 사이즈가 기하급수적으로 커지기 때문에 본딩 자체가 어려워지고 있다”라며 “칩이 여러개 접합하게 되면 인터포저 상에서 미스매칭이 생기면서 휨 현상(Warpage)이 크게 발생하게 된다”라고 설명했다.

그러면서 “대면적에서 가능한 인터포저 본딩 기술을 개발하고 있으며 휨 현상을 제어할 수 있는 공정과 몰드 소재 개발을 지속해서 진행하고 있다”라고 밝혔다.

이외에도 삼성전자는 이날 고대역폭 구현을 위해 기판의 회로 간격을 줄이는 회사의 공정 기술도 소개했다. 회로의 간격을 줄이기 위해서는 라인의 배분을 최대한 미세화하는 것이 중요한데, 삼성은 현재 SAP라는 공법을 통해 2/2㎛(마이크로미터)까지 양산할 수 있는 체계를 갖췄다고 전했다.

차후에는 더 미세한 패키징으로 가기 위해 다마신이라는 공법도 개발 중이라고 밝혔다. 다마신은 만들어 놓은 틀 속에 홈을 만들어 전해도금(전류를 이용해 금속으로 웨이퍼에 증착되게 하는 기술)으로 회로를 형성하는 방식이다. 삼성은 해당 공법을 통해 1/1마이크로미터로 양산하는 기술을 준비 중이다.