기존 8단 → 12단 적층 기술 개발 성공…업계 최대 용량 24GB HBM 양산 예정
삼성전자는 업계 최초 ‘12단 3차원 실리콘 관통전극(3D-TSV)’ 기술을 개발했다고 7일 밝혔다. 이 기술을 이용하면 크기 변화 없이 집적도 높은 반도체 제품을 구현할 수 있다.
12단 3D-TSV는 기존 금선(와이어)를 이용해 칩을 연결하는 방식과 달리, 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준인 수 마이크로미터 직경의 전자 이동 통로(TSV) 6만개를 만들어 연결하는 패키징 기술이다.
이 기술은 기존 와이어를 이용해 칩을 연결하는 와이어 본딩 기술보다 칩들 간 신호를 주고받는 시간을 줄여 속도와 소비전력을 개선한다. 종이의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하기 때문에 고도의 정밀성이 요구된다.
삼성전자는 기존 8단 적층 HBM2 제품과 동일한 패키지 두께(720㎛, 업계 표준)를 유지하면서도 12개의 D램 칩을 적층한다. 반도체 소자 회사는 별도 시스템 디자인 변경 없이 더 성능이 높은 차세대 고용량 제품을 출시할 수 있다.
특히 기존 고대역폭 메모리(HBM)에 '12단 3D-TSV' 기술을 적용해 기존 8단에서 12단으로 높이면 용량을 1.5배 늘릴 수 있다. 이 기술을 최신 16Gb D램 칩을 적용하면 업계 최대 용량인 24GB 고대역폭 메모리(HBM) 제품도 구현 가능하다. 이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 증가한 용량이다.
삼성전자는 고객 수요에 맞춰 '12단 3D-TSV' 기술을 적용한 고용량 HBM 제품을 적기에 공급할 계획이다.
백홍주 삼성전자 DS부문 TSP총괄 부사장은 "인공지능, 자율주행, HPC 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다"라며 "기술의 한계를 극복한 혁신적인 '12단 3D-TSV 기술'로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다"라고 강조했다.